Ваш любимый книжный интернет-магазин
Перейти на
GlavKniga.SU
Ваш город: Алматы
Ваше местоположение – Алматы
 Да 
От вашего выбора зависит время и стоимость доставки
Корзина: пуста
Авторизация 
  Логин
  
  Пароль
  
Регистрация  Забыли пароль?

Поиск по каталогу 
(строгое соответствие)
ISBN
Фраза в названии или аннотации
Автор
Язык книги
Год издания
с по
Электронный носитель
Тип издания
Вид издания
Отрасли экономики
Отрасли знаний
Сферы деятельности
Надотраслевые технологии
Разделы каталога
худ. литературы

Design and Analysis of 2:1 Multiplexer Circuit and its Applications. A Design Perspective

В наличии
Местонахождение: АлматыСостояние экземпляра: новый
Бумажная
версия
Автор: Ila Gupta
ISBN: 9783659226946
Год издания: 2013
Формат книги: 60×90/16 (145×215 мм)
Количество страниц: 100
Издательство: LAP LAMBERT Academic Publishing
Цена: 34328 тг
Положить в корзину
Позиции в рубрикаторе
Отрасли экономики:
Код товара: 113848
Способы доставки в город Алматы *
комплектация (срок до отгрузки) не более 2 рабочих дней
Самовывоз из города Алматы (пункты самовывоза партнёра CDEK)
Курьерская доставка CDEK из города Москва
Доставка Почтой России из города Москва
      Аннотация: Multiplexers, adders and multipliers are the most fundamental arithmetic component of the processor. These three have a direct impact on power consumption and speed of VLSI systems. Therefore study on low-power and high speed multiplexers, adders and multipliers is inevitable. Two important attributes of all digital circuits, for most applications are maximizing speed and minimizing power consumption. In this write up, i delve into various techniques for designing of 2:1 Multiplexer. The proposed design shows remarkably reduced power consumption and improved temperature sustainability when compared with the existing 2:1 multiplexer. The application of proposed 2:1 multiplexer circuit is shown in one-bit full adder cell and 2x2 array multiplier circuit, which also shows less power consumption and improved temperature sustainability over a range of parameters when compared with the existing one-bit full adder cell and existing 2x2 array multiplier.
Ключевые слова: Low Power, speed, power consumption, Array Multiplier, CMOS Logic, 2:1 multiplexer, 1 bit full adder and VLSI